HARD PROCESSOR SYSTEM (HPS)

: Category: DE0-NANO-SOC; Published: 02 July 2021; Hits: 42592

Summary Written by Fabio Hernandez

HARD PROCESSOR SYSTEM (HPS)

-------------------------------------------------------------------------------------------------------------------------------------------------

Introducción

Tenemos 2 nuclos de procesamiento ARM cortex-A9,cada uno son su propio cache

se tienen un cache intermediario,segunda etapa de chache un poco mas grande que se comparten.

se tienen perifericos GPIO,Ethernet un periferico destinado SPI,UART,TIMERs,JTAG,DMA...

Tenemos una interconeccion por medio de buses de datos que se conectan a la fpga

se puede conectar por medio de una interconeccion similar a la avalon, se transmiten datos del HPS ala FPGA y de la FPGA al HPS.

Podemos configurar directamente la FPGA directamente por medio del procesador ARM

Podemos hacer que los perifericos salgan a los pines de la FPGA.

El ARM tiene canales de comunicación que son Master se llaman axi, los canales axi tienen un ancho de banda dependiendo del canal que se utilice.

HPS-TO-FPGA esta destinado para que el HPS se comunique directamente ala FPGA alcanzando un rendimiento bastante alto y un ancha de banda bastante grande, podemos trasmitir datos de hasta 128 bits

FPGA-TO-HPS esta destinado para trasmitir datos de la FPGA al procesador tambien de un ancho de 128 bits

se tiene otro bus de datos de bajo rendimiento (lightweight), bi-direccional de 32 bits.

1.HPS FEATURES

2.SYSTEM MANAGEMENT

CLOCKS Y CLOCK MANAGER

RESETS AND RESET MANAGER

FPGA MANAGER

SYSTEM MANAGER

SCAN MANAGER

SECURITY MANAGER

3.INTERCONNECT

4.MEMORY AND MEMORY CONTROLLERS

5.DMA CONTROLLER

Vídeo de YouTube

Attachments:
A-MNL-HW-SOC-ALL-15-0-v2.pdf	[ ]	8511 kB

How to fix SGC PmmC on uOled-128-g1/g2 4d-Systems

18.09.2021

Written By Peter Gomez Este contenido esta orientado a los programadores que tienen problema con la conectividad("SGC PmmC") de su pantalla uOled-128-g1/g2…

My first project on Zynq using Vivado from Scratch - PYNQ-Z2

09.09.2021

Written by Sherneyko Plata Rangel Pynq-z2: Hello world In this tutorial we will implement a simple test of the inputs/outputs available on…

VGA Retro Sprites and Sound Synthesis - DE0-NANO

01.09.2021

Objetivos Requerimientos Procedimiento Descripción de Hardware. Qsys. Nios II. UCOS II. Secuencia de Sprite. Sintesis de Audio. Descargas Glosario Otros Resultados. Ejemplo de Sprites. Objetivos: Diseñar una plantilla general para el diseño de…

FreeRTOS(Accelerometer-Vpython) - DE0-NANO

26.08.2021

Written by Holguer A. Becerra Requerimientos: DE0-NANO USB-UART(solo para parte 3) Python 2.7 ó superior. Objetivos: Dar una introducción a los conceptos de Multitasking, Scheduling y…

PC Engine / Turbografx-16 - DE0-NANO

25.08.2021

Written by Holguer A. Becerra Based on Gregory Estrade's Work. I have ported the PC Engine System on the DE0-NANO back in 2014, why…

Seeeduino Xiao - HID device to Shutdown Your Friend's Computer.

08.08.2021

Arduino tools are generally nice tools for quick prototyping and improvized projects, and the Seeeduino Xiao…

VGA Retro Game Introduction - DE0-NANO

15.07.2021

Written by: Holguer A Becerra En esta practica vamos a construir nuestro primer juego retro usando un sincronizador de Video VGA…

WAV Player - DE0-NANO

15.07.2021

Written by: Andrea Paola Pabón Ortega & Daniel Enrique Mejia Rueda Revision by: Ing Holguer A. Becerra DESCRIPCIÓN DEL PROYECTO: El RTAWD DE0NANO…

LCD DRIVER(PSP SCREEN) with and without Nios II

14.07.2021

Written by Holguer Andres Requires: DE0-NANO. 4.3 Inch 480x272 Screen.( WQVGA ) ?️ Parte HW: Descargue la siguiente plantilla( DE0_NANO_TFT_PSP.zip) y descomprimala en una ruta sin espacios y…

FIR Filter Hardware Part 2 - DE0-NANO-SOC

03.07.2021

Escrito por Guillermo Acevedo Diseño En esta practica desarrollaremos un filtro FIR en hardware, para este caso en especifico, realizaremos un filtro…

FIR Filter Software Part 1 - DE0-NANO-SOC

03.07.2021

Written By Juan David Delgado FILTRO FIR (FILTRO DE RESPUESTA FINITA AL IMPULSO) Son conocidos como filtros digitales no recursivos debido a…

X-ISCKER - IPCore

02.07.2021

XISCKER: Reduced and Complex Instruction Set Computing Key Educational Resources A Configurable Platform for the Emulation of Different Computer Architectures An introduction to Computer Architectures through digital design description for FPGA devices Computer Architecture embraces all three…

HPS System Console - DE0-NANO-SOC

02.07.2021

Escrito por: Alix Angarita En el manual a continuación se explica un método de debug adicional que es muy interesante debido a…

HPS Software - DE0-NANO-SOC

02.07.2021

By: Fabio Hernández INTRODUCCIÓN: El presente documento pretende mostrar la manera de generar software para una imagen de Linux implementada en la…

HARD PROCESSOR SYSTEM (HPS) - DE0-NANO-SOC

02.07.2021

Summary Written by Fabio Hernandez HARD PROCESSOR SYSTEM (HPS) ------------------------------------------------------------------------------------------------------------------------------------------------ Introducción Tenemos 2 nuclos de procesamiento ARM cortex-A9, cada uno son su propio cache se…

DMA - DE0-NANO-SOC

02.07.2021

Escrito por Jesus Lopez INTRODUCCIÓN El acceso directo a memoria (DMA, del inglés direct memory access) permite a cierto tipo de componentes de una computadora acceder a…

FreeRTOS - DE0-NANO-SOC

02.07.2021

Written by Sebastian Baquero Objetivos Introducción a los conceptos de Multitasking, Scheduling y Context Switching. Ampliación de los conceptos a cerca de el…

Translate Content

Search Content